Diseño e implementación de soluciones tecnológicas para testabilidad (DFT) en circuitos ASIC y SoC, desarrollando estructuras de test y participando en la generación de patrones. Colaboración en equipos y análisis de métricas.
📌 Ingeniero/A De Diseño Para Test (Dft) - Asic/Soc (Madrid)
🏢 Grupo Oesia
📍 Madrid
Postulate a este anuncio
Muestra tus habilidades a la empresa, rellenar el formulario y deja un toque personal en la carta, ayudará el reclutador en la elección del candidato.