Michael Page busca un/a Ingeniero/a de Verificación Digital/Mixed-Signal para definir estrategias de verificación de ASICs y So Cs de señal mixta, desarrollar planes de validación y asegurar cobertura funcional y de código.
Se requiere
entre 5 y 10 años de experiencia, dominio de System Verilog/Verilog y UVM, y experiencia en RTL/Gate-Level. Colaborarás con equipos de diseño digital y analógico en un entorno internacional, con modalidad mixta. #J-18808-Ljbffr
📌 Hybrid asic/soc verification engineer – digital (Madrid)
🏢 Michael Page
📍 Madrid
Postulate a este anuncio
Muestra tus habilidades a la empresa, rellenar el formulario y deja un toque personal en la carta, ayudará el reclutador en la elección del candidato.