Cipherbit-Grupo Oesía busca un/a cualificado para unirse a un equipo multidisciplinar que diseña, desarrolla e integra soluciones ASIC/So C de alto valor. Se valorará experiencia de 6 años en diseño digital ASIC, Verilog/System Verilog, RTL y verificación funcional con herramientas Cadence/Synopsys;
se prioriza conocimiento en ARM o RISC-V, tape-outs y tecnologías 22–65 nm. La sede es en Rivas-Vaciamadrid, trabajamos de forma presencial con horarios flexibles y jornada completa. #J-18808-Ljbffr
📌 Ingeniero Rtl Asic – Diseña Socs Con Verilog/Systemverilog (Madrid)
🏢 Cipherbit-Grupo Oesía
📍 Madrid
Postulate a este anuncio
Muestra tus habilidades a la empresa, rellenar el formulario y deja un toque personal en la carta, ayudará el reclutador en la elección del candidato.