Overview
En este rol trabajarás en un proyecto sólido en Valdepeñas, abordando el diseño y verificación de criptografía implementada en FPGAs. Colaborarás con equipos multinacionales para optimizar algoritmos y su ejecución en plataformas Xilinx. Podrás influir en la arquitectura RTL y en la validación a través de simulación y pruebas en hardware. Es una oportunidad para avanzar en tecnología de punta y contribuir a proyectos de alcance nacional e internacional.
Compensaciones / Beneficios empresa multinacional reconocida
proyectos estables e innovadores
plan de carrera
acceso a plataformas de formación
compensación flexible
empresa igualitaria con CSR
Responsabilidades Analizar fundamentos matemáticos de algoritmos criptográficos y técnicas de optimización




Describir RTL de algoritmos criptográficos en VHDL y realizar implementación en tecnología Xilinx
Verificación funcional mediante herramientas de simulación
Verificación en FPGA usando TCL y scripts CTXS
Requisitos principales VHDL altamente sintetizable
Verificación de circuitos lógicos con bancos de pruebas VHDL y simulador (Modelsim)
FPGAs Zynq y Ultrascale+
Contexto de diseño Vivado
Diseño de bloques IP de usuario
Conocimientos avanzados de AXI (AXI4-Lite, AXI-MM, AXI-Stream)
Chipscope
Scripts TCL en XSCT
VHDL avanzado
Verificación con simulación (Modelsim)
Zynq y Ultrascale+ FPGAs
Vivado
Diseño de IP cores
AXI (AXI4-Lite, AXI-MM, AXI-Stream)

📌 Senior Engineer, Software Permanent (Ciudad Real)
🏢 Grupo Oesia
📍 Ciudad Real