Por favor, presente su candidatura sin demora si su perfil encaja bien con este puesto, debido al alto nivel de interés.
in Barcelona, Spain invites a Digital Verification Engineer Intern to validate, simulate, and verify digital and mixed-signal ICs using ASIC tools.
You will interact with Senior Digital and Analog Engineers to develop system-level and behavioral models, write tests, and automate verification tasks.
Requirements include a Bachelor’s or Master’s in Electrical xqbhyrx Engineering with emphasis in Digital Design or VLSI, knowledge of SystemVerilog/UVM, and scripting abilities
📌 Digital Verification Intern: UVM (Barcelona)
🏢 Monolithic Power Systems
📍 Barcelona
Postulate a este anuncio
Muestra tus habilidades a la empresa, rellenar el formulario y deja un toque personal en la carta, ayudará el reclutador en la elección del candidato.